對輸出數據信號完整性和時鐘信號電磁干擾(EMI)的比較

 

隔離的Σ-Δ調制器長期以來被證明可以在嘈雜的工業電機應用環境中提供非常高的精度和強勁的電流和電壓感測能力。有兩類隔離型Σ-Δ調制器：一種是在IC內部產生時鐘信號;另一種是從外部時鐘源接收時鐘信號。 Σ-Δ調制器生成對應于輸入模擬信號的輸出數字比特流數據。輸出數字數據必須盡可能與時鐘信號同步。然后，微控制器以相同的時鐘信號頻率對該輸出數據進行采樣，以進一步濾波和抽取。

 

在本文中，將詳細研究這兩類隔離Σ-Δ調制器的輸出數據信號完整性。并通過簡單的電磁干擾(EMI)測試設置、對由這兩類Σ-Δ調制器的高頻時鐘信號產生的EMI進行比較。

 

隔離型Σ-Δ調制器的簡化框圖

 

圖1左側的簡化框圖說明了典型的內(部)時鐘隔離Σ-Δ調制器;右側是典型的外(部)時鐘隔離Σ-Δ調制器。對于內時鐘型來說，抖動極低的時鐘源構建在與Σ-Δ編碼器相同的芯片上。重新生成輸出MCLK，以允許輸出數據位流MDAT被脈送進微控制器以進行抽取和濾波。對于外時鐘型來說，外時鐘源為Σ-Δ調制器和微控制器提供時鐘信號。將在隔離柵的另一側檢測時鐘信號。檢測器必須能夠承受一定程度的時鐘抖動，并重構時鐘信號，以實現Σ-Δ編碼器的正常功能。

 

圖1：左圖是內時鐘隔離的Σ-Δ調制器簡化框圖;右圖是外時鐘隔離的Σ-Δ調制器的簡化框圖;兩者都連至微控制器。

 

輸出數據信號完整性

 

使用相同的微控制器(此例是FPGA)，分別測量內和外時鐘Σ-Δ調制器的信噪比(SNR)。這兩類Σ-Δ調制器的測量設置是相同的，只是外時鐘Σ-Δ調制器需要一個20MHz的外時鐘源提供時鐘信號。下面的圖2a和2b顯示了測量設置。將1kHz正弦波模擬電壓信號注入Σ-Δ調制器的輸入端，然后在FPGA處對相應的數字輸出比特流數據進行采樣，并經過稱為抽取的濾波過程。筆記本電腦上顯示的應用圖形用戶界面(GUI)顯示了重構的正弦波、快速傅里葉變換(FFT)，FFT用以計算信噪比(SNR)和SNR歷史圖與時間的對應關系。如果FPGA未能正確采樣Σ-Δ輸出數據比特流，則將清楚地觀察到歷史圖上SNR的突然下降。

 

圖2a：顯示了具有相同FPGA板和應用軟件的內和外時鐘Σ-Δ調制器的測量設置。

 

圖2b：顯示了測量設置的簡化示意圖

 

查看圖3中示波器捕獲的圖像，內時鐘Σ-Δ調制器的輸出MCLK信號似乎是抖動的。但從輸出時鐘MCLK的上升沿到輸出數據MDAT的上升沿或下降沿的時間延遲，對每個時鐘周期看來都是相同的。同樣，從外時鐘到其輸出MDAT的時間延遲似乎也是穩定的。這里可得出結論：對這兩類Σ-Δ調制器，MDAT在每個時鐘周期始終與MCLK同步。

 

圖3：顯示了示波器捕獲的兩類Σ-Δ調制器的MCLK和MDAT圖像

 

從圖4中所示的SNR歷史圖與時間的對比來看，對于兩類Σ-Δ調制器都沒有觀察到SNR的突然下降。換句話說，FPGA(微控制器)可正確讀取這兩類Σ-Δ調制器的輸出數據(MDAT)。

 

圖4：顯示了應用GUI軟件中的測量結果

 

高頻時鐘信號產生的EMI

 

高頻時鐘信號是系統PCB板上EMI的主要來源之一。時鐘頻率越高、PCB走線越長，時鐘信號產生的EMI就越嚴重。內時鐘Σ-Δ調制器的時鐘信號走線可以更短。一些內時鐘的Σ-Δ調制器還結合了擴頻技術來擴展時鐘信號的頻率峰值，以有效降低EMI。為證明這點，設置了一種如圖5所示的簡單EMI測量方法，以分別測量內和外時鐘Σ-Δ調制器的時鐘信號產生的EMI。將環形天線放置在Σ-Δ調制器評估板上方5cm處。示波器設置為將頻率從0Hz掃頻到100MHz。

 

圖5：顯示了該簡單的EMI測量設置，用于測量兩類Σ-Δ調制器的時鐘信號的EMI

 

從圖6中示波器捕獲的圖像可以清楚看出，外時鐘源產生的EMI要高得多，在時鐘信號頻率及其諧波處達到峰值。例如，對于60MHz的三次諧波，外時鐘源產生的EMI比內時鐘Σ-Δ調制器輸出時鐘信號的高20dB。

 

圖6：顯示了進入外時鐘Σ-Δ調制器的時鐘信號產生的EMI要高得多，在時鐘信號頻率及其諧波處達到峰值

 

 

推薦閱讀：